推 bb7:印象中TSMC的DRC會check latch up的問題 08/15 18:56
推 deathcustom:基本上......掰掰 08/15 21:44
→ sasako:掰掰了吧！Latch在design compiler和FPGA合成就會先check 08/16 00:32
推 CompileUltra:樓上是否有點搞錯對象? 08/16 02:24
→ sasako:應該是搞錯了..抱歉 08/16 07:39
最近在測量電路，結果發現數位電路的電流超大，6mA以上
至少是比其他區塊都還大。當然數位電路訊號出不來才去量
我自己推測是latch up，若有正常動作的話電流不會超過1mA
上網查了一下似乎是這樣，latch up會產生大電流。
layout的時候也沒有遇到latch up的drc error，是因為我不
知道是用什麼方式去畫layout才沒遇到latch up的呢…
如果真的是latch up，這樣電路還有救嗎？
拜託強者為小弟解惑~thx~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.71.171