作者gyamwoo (Gyeon-woo)
看板Electronics
標題Re: [問題] 數位電路閂鎖(latch up)的問題
時間Mon Aug 16 11:33:48 2010
感謝以上的回覆,我的電路是PLL
裡頭大多都是用傳輸閘構成的DFF跟加法器。
我覺得我是畫滿緊密的。不過GR沒有圍得很仔細就是了0rz
之前覺得圍雙GR很麻煩,只有圍上NGR+NW Ring接上VDD了事
還有我沒有使用I/O,如果使用了是可以防latch-up嗎?
另外我看資料說,大量電流(電子流)注入寄生BJT使B-E介面
跨壓大到足以導通,進而產生閂鎖。
那如果我把POWER SUPPLY的電流故意限制很小的話可以解除
閂鎖現象嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.71.171
→ gyamwoo:另外CIC有提供做EMMI的服務嗎XD 08/16 11:34
※ 編輯: gyamwoo 來自: 140.115.71.171 (08/16 11:45)
推 obov:不知道你用的是哪家哪種製程 搞不好問題根本不是latchup 08/16 12:25
→ obov:PLL的數位電路也不會大到哪裡去.....直接用std cell兜不行嗎? 08/16 12:27
推 jacobliu:搞不好是被ESD打死了 08/17 12:10