推 deathcustom:完全沒關係，頂多讓你畫面髒一點 09/26 19:29
→ ohya74921:謝謝 :) 09/26 23:28
→ ohya74921:不過還是想問為什麼刪不掉 有辦法清掉嗎 0.0 09/26 23:28
推 deathcustom:納個是內建的，要清當然可以，但是對你來說可能很麻煩 09/26 23:41
推 deathcustom:我說的內建是指pdk內建的，不是cadence內建 09/26 23:41
先在此謝過回文的朋友
另外想再請問一下
我有時會從instance裡叫現成的model出來參考畫法
但是刪掉以後會留下他的 instance name 跟一些端點的定義
如下網址中的圖
http://www.wretch.cc/album/show.php?i=gabrielhong&b=3&f=1383391765&p=0
那些字要怎麼除掉阿 = =
還是說不會有影響？
麻煩了
:)
※ 引述《ohya74921 (加百利)》之銘言：
: 各位版上的高手好
: 目前我在著手Power Amplifier的layout
: 使用的製程是 TSMC 0.35um MIX Signal Mode (2P4M)
: 電路架構是 CS - CG Cascode (兩顆皆為 L=0.35um )
: 偏壓選在 5v
: 而我在用cadence畫layout時發現
: TSMC提供的Model
: 5V NMOS Transistor 的 Gate-Length 最小只能到 0.5um
: 若要 L=0.35um
: 只能選
: 3V NMOS Transistor
: 若我選 3v Model去畫layout
: 到時偏壓給 5v 是不是會出問題 (崩潰?)
: 煩請高手指點
: 感謝:)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.251.197.127