[問題] 請問Hspice的LC-tank pmos corss-coupled VCO設計

[tjyee (cloud)]

如題,請問有沒有哪位高手如何用Hspice設計LC-tank VCO阿?參數我都用ADS跑過了確定可
以振出頻率,但是把參數照著打進Hspcie裡卻振不出訊號,我懷疑是我的語法可能有問題,
但是又找不到範本可以參考...所以希望有設計過的人指導一下,小弟會非常感激你的...
(P.S.不知道能不能貼spice檔,怕有洩漏機密的嫌疑...)

*** corss coupled VCO ***
**.option post
.protect
.lib 'XXXrf018.l' TT
.lib '.\XXXrf018.l' tt_RFMVAR
.lib '.\XXXrf018.l' tt_RFIND
.lib '.\XXXrf018.l' tt_RFMOS
.unprotect


vdd             vdd     gnd     dc      1.2v
vtune           vtune   gnd     dc      0.9v

xm1     1       2       vdd     vdd     pmos_rf  lr=0.18u nr=24 wr=5u
xm2     2       1       vdd     vdd     pmos_rf  lr=0.18u nr=24 wr=5u

xl1     1       2       gnd     spiral_s2_sym  nr=2  rad=43u  w=15u  lay=6


xc1     1        vtune  gnd     mos_var33       b=20 g=2
xc2     2        vtune  gnd     mos_var33     b=20 g=2

xm3     1       2       gnd     gnd     nmos_rf lr=0.18u nr=8 wr=5u
xm4     2       1       gnd     gnd     nmos_rf lr=0.18u nr=8 wr=5u


**.plot          tran v(1) v(2)


.IC v(2)=1.2v v(1)=0v
.tran   1us     10ms
.op
.end





--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 115.43.215.185
推 jfsu:不要貼上model的參數就可以了，因為這些是TSMC或UMC的
※ 編輯: tjyee           來自: 140.116.187.124      (10/05 15:24)
推 ultimachen:設一下初使條件，或換成ramp supply比較容易起振
→ ultimachen:看你ADS跑出來頻率多少，Tstep再設小一點
→ tjyee:不好意思您可以再說明清楚一點嗎??ADS的掃頻解析度跟hspice
→ tjyee:我設的是一樣,也確定ads能震得出來\= =..真的很怪...
推 kk123:vtune  vtune gnd pwl 0n,0 1n,0.9v  試試