作者jsp0520 (Enzo)
看板Electronics
標題Re: [問題] 90製成設計OP
時間Sat Oct 16 21:25:28 2010
原文恕刪
剛好有些時間 簡單的跟各位分享自己的設計經驗
0.4V的原因是老闆要求的拉 (threshold ~ 485 mV)
他想知道這樣極低的電壓到底能不能實現放大器
所以我也試了很多架構 ex, two-stage, folded, P gray 的 class A/B,
跟一些從基本架構變型的OP
發現大都無法有較好的 DC gain 或 GBW performance 又耗 power
所以就乾脆用 tri-state inverter 去兜OP
上下兩顆當input device 中間做biasing
其實原裡很簡單
大家都知道當MOS操作在 weak inversion (subthreshold)時
其行為就像是BJT (可以參考 Vittoz 或 Enz 的paper)
等效的 Vce,sat 約等於 aUT 其中a為倍數 (~3到5) UT是熱電壓 ~25.8 mV at 300K
那我是根據 noise 的考量設計在3倍左右(~77 mV)
所以 dynamic range 大約還剩 400mV-4*77mV ~ 100mV
op gain 大約是56dB GBW=200KHz @ Cload=2pF
因為我是做 delta sigma modulator 只要控制輸出在這之間就可以了
想說夠用就好 = =+
整個OP是用6顆 inverter 去兜的 (differential, 應該算OTA拉)
當然其他的參數 如 PSRR, CMRR, ICMR, output swing v.s gain 等也有做一些模擬
其中差比較多的是 ICMR
比例來說沒有一般架構的OP來的廣 (畢竟是 inverter)
但仍然比只用一顆 inverter 寬大約6倍多
其他都在合理的範圍之內
不過令我驚訝的是 post sim 跟 pre sim gain幾乎沒變
GBW差最大的 corner 也才約2Hz
以上就是我的一些小小心得
歡迎大家一起討論 不吝賜教
謝謝大家
等等要去 Luxy 喔耶
--
我想要什麼
是有你的風景
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.168.177.248
※ 編輯: jsp0520 來自: 118.168.177.248 (10/16 21:27)
※ 編輯: jsp0520 來自: 118.168.177.248 (10/16 21:31)
※ 編輯: jsp0520 來自: 118.168.177.248 (10/16 21:33)
※ 編輯: jsp0520 來自: 118.168.177.248 (10/16 21:35)
推 transntu:感謝分享~ 10/16 21:53
推 bb7:low voltage製成我蠻推薦Baker那本書,因為它裡面是用65nm 10/16 22:00
→ bb7:蠻適合做為參考設計的一本書 10/16 22:00
推 oorr:請問有silicon data可以參考嗎? 真實結果? 10/16 22:21
→ jsp0520:十一月底才要 tape out 耶 量到再跟你們說 10/16 22:40
推 mos888tw:請問~有沒有電路圖可以分享?@@ 或簡化的也可以...感謝 10/16 23:09
推 obov:我n年前曾經聽教授說subthreshold model準度頗有疑問 10/17 09:03
推 obov:不過現在不知道怎樣惹 10/17 09:05
→ jerk:BSIM據說是在subthreshold不準，要用EKV 10/17 10:33
→ jsp0520:我是用 nauta 的架構 10/18 11:53
推 horsemelon:所以vin+跟vin- 分別是PMOS跟NMOS的gate嗎?? 10/18 23:22
→ horsemelon:如果是的話 這樣的架構很難說是differential吧 10/18 23:23
→ horsemelon:不過滿好奇原PO量起來如何......可以分享一下嗎~~ 10/18 23:24