推 coldman2001:VG4=VGS4+VGS2+0.7 應該要在這個值 並check M1 01/06 02:54
推 jamtu:他的Q1是畫成pnp，我覺得不會動... 01/06 04:37
推 jamtu:而且這樣畫base端沒有電流，感覺就很奇怪 01/06 04:37
推 jamtu:不過經你一提的確長得很像改良過的電流鏡 01/06 04:38
※ 引述《iiiikkk (我想 我喜歡妳)》之銘言：
: ──
: │ ──
: │← │
: VB ┤ M1 ─│
: │─ M3 ├ VDD 請問這個電路的偏壓點要怎麼決定?
: │ ←│
: │ │ 我的看法是M2的gate電壓一定要先
: │ │ 被決定出來,M1,M2才會有電流流過。
: │ │ 另外我的另一個問題是,為什麼Q1,M4
: │ │─ M3這一條path一直處於cutoff region?
: │───────┤M4
: │ │→
: │ │
: │ │
: ─│ │↙
: M2├───── │ Q1
: ←│ │╲
: │ ∣
: │ ──
: ── ─
: ─
仔細看了一下這個電路
想提出幾個疑問
1. Q1是否為NPN?
若為NPN且為diode-connected形式,感覺上就是 hybrid 形式的 wilson 電流鏡
2. 這會 self-biased 嗎?
理論上self-biased需要上下兩對電流鏡去形成正回授
所以才需要 start-up circuit 去避免其偏壓在不適當的穩態點
這個電路似乎沒有正回授的路徑
就我的感覺上看來這個電路似乎只是想提供一個current source
若問題1成立,只要將M3改為 diode-connected PMOS 即可用來偏壓
如op的tail current等等
抱歉亂改你的電路
自己講的太爽了 @@
--
我想要什麼
是有你的風景
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.150.96