作者deeplythink (deeplythink)
看板Electronics
標題Re: [問題] 關於TSMC 0.18 layout
時間Fri Mar 11 09:16:20 2011
<恕刪>
如果在cadence這樣畫
┌┐ ┌┐
┌──┤├─┤├──┐
│ ││d ││ │
│ ││i ││ │
│diff││f ││diff│
│ ││f ││ │
└──┤├─┤├──┘
└┘ └┘
poly poly
(當然,diff外,三個diff是畫一個大的diff矩形
與兩個GPoly矩形垂直交錯而成,大的diff矩形其外有一圈NIMP)
那製程結果出來是這樣:
poly poly
┌─┐ ┌─┐
──┬──┼─┼──┼─┼──┬─
│ n+ │ │ n+ │ │ n+ │
└──┘ └──┘ └──┘
p-substrate
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.255.145.216
推 stevegood:POLY就是GATE 就可以知道了 03/11 09:53
※ 編輯: deeplythink 來自: 111.255.145.216 (03/11 11:09)
→ ohya74921:謝謝 再請問一下...DIFF (dra) 的意思是甚麼啊? 03/11 12:16
→ ohya74921:畫DIFFUSION通常是用 DIFF (drw) 那格 03/11 12:16
→ ohya74921:為何DRAIN端還要多劃一層東西呢 :) 03/11 12:17
推 jfsu:drw表示那是drawing layer,因為有些layer是不需要畫,系統會 03/11 13:39
→ jfsu:自動產生. 03/11 13:39
→ ohya74921:那dra的意思也是drawing layer嗎@@ 03/11 14:27