[問題] Smith電子學習題

[peterkot (偉仔)]

題目:

某邏輯電路族群正常操作在VDD=5V，其靜態功率消耗為0。

為了降低P=fC(VDD)^2所示的動態消耗，考慮要操作在3.3V。

然而，也發現到可用以對負載電容充電，放電的電流也減小了。

若電流是(a)正比於VDD，(b)正比於VDD^2，則最高操作頻率會降低多少?

而延遲-功率乘積會降低多少比例?


和朋友討論覺得(a)小題怪異點是:

由題目所列的動態功率消耗式子，如果電流隨VDD下降而改變，在C不變的狀況下，

最高操作頻率理應不變 ;

而解答是說電流以及頻率減少原先的(3.3/5)=0.66或66%，或是減少(100-66)%=34%

因不知自己的想法是否有誤或是答案有誤

有請板上高手解惑 感謝^^

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.127.75.131
※ peterkot:轉錄至看板 Grad-ProbAsk                                04/08 15:14
推 asumawei:你該不會是我同學吧!
推 jamtu:電流變小，對電容的充電能力也變小，操作頻率也就變小了
→ jamtu:不過我不懂他的延遲-功率乘積是如何定義的
→ jamtu:如果說是Power/freq的話，顯然較小的Vdd會有較好的效率
→ jamtu:以本題的(a)情況來說的話。
推 stevegood:操作頻率會變小，delay power product就是在比效能的吧
→ stevegood:因為通常POWER大DELAY小所以把兩個乘起來　就可以比較
→ stevegood:各系統
推 jamtu:我的意思是"delay"是否就定義成1/f  雖然order並無不同。