推 sexyman:標準 model 是+-15%，實際生產時大概可以在+-5% 05/08 00:07
推 onlykals:我們家designer是抓+-20% 視電阻使用情形 在高壓時 05/08 01:02
→ onlykals:有可能因大電流會希望有多一點cont 這樣值就要稍微高估 05/08 01:03
比想像中高很多@@ 那請教一下, 古早的 16bit NOS DAC 非 Delta-sigma 是怎麼做的?
那些不是要用到很精密的R-2R電阻網路嘛?
或是說誤差是整顆晶片誤差, 但晶片內的電阻互比, 誤差就很小?
※ 編輯: wahaha99 來自: 122.116.38.133 (05/08 01:12)
推 pow:calibrate可以digital trim 要多高有多高阿～ 05/08 07:55
推 onlykals:這部分以我的概念, 就跟做REF的電阻時一樣, 05/08 11:07
→ onlykals:每個單位的R是相同的,所以採用的會是比值的方式 05/08 11:08
→ onlykals:這時重點反而會放在MATCHING消彌製程上的差異 05/08 11:09
→ onlykals:如果有不正確可能還要大家一起來討論討論 05/08 11:10
推 obov:晶片內相鄰電阻的誤差粉小 不過我也不知道多小 05/09 08:46
→ obov:+-15%通常是lot to lot 05/09 08:46