Re: [問題] 關於D flip flop的輸出問題

[jfsu (水精靈)]

※ 引述《chenkaihsu (Harry)》之銘言：
: ※ 引述《chenkaihsu (Harry)》之銘言：
: : 如果有兩個D FLIP FLOP輸出的節點都叫B1
: : 那我已經知道其中一個D FLIP FLOP輸出是HIGH
: : 另一個D FLIP FLOP  輸出是LOW
: : 那B1這節點看到電壓是HIGH吧??
: : 可是我用HSPICE出來竟然只有400mv..
: : 請問有人有過這問題嗎??
: : 要怎麼解決內??
: : 那如果兩個都HIGH,那出來還是1.8V嗎??還是相加..應該不是吧
: : 如果兩個都low應該出來還是0v吧??
: : PS:
: : HIGH=1.8V
: : LOW=0V
: : 謝謝啦\!!
: 我使用的DFF架構,裡面AND GATES全部都用CMOS去做的
: http://ppt.cc/teNL
: 然後是我想要做的子電路(這是成大張老師的paper)
: http://ppt.cc/8zH0
: 我的DFF和DACSWITCH的子電路(這樣應該夠了吧)
: http://www.sendspace.com/file/ruq2vx
: 裡面的outcb是DFF輸出的Bi和delay後的clock經過AND GATE的輸出
: (我想應該不是因為DELAY CLOCK沒做的關係吧!!我沒做@@)
: 然後是我自己跑出來的波形,我只列出bit1...其他也有這問題
: http://ppt.cc/DkFk
: 謝謝各位了!!如果真的有什麼是...書上提到的問題,我沒注意到,請各位多多包涵了!!


 『如果有兩個D FLIP FLOP輸出的節點都叫B1
   那我已經知道其中一個D FLIP FLOP輸出是HIGH
   另一個D FLIP FLOP  輸出是LOW
   那B1這節點看到電壓是HIGH吧??
   可是我用HSPICE出來竟然只有400mv.』

1.paper上的Bit是有分B1~B10
2.兩個輸出接在一起，一個high，一個low，電壓就看這個DFF的PMOS與另一個DFF的
  NMOS哪一個強，就往哪偏。

  建議你把它們分開就正常了，而且，你總不能把所有的Bit都接一起吧?!!


--
緣起，是前世斷折的詩句，未完成，所以相遇。

緣滅，是今生綿延的下闕，已盡興，所以回憶。

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 203.66.222.12
推 chenkaihsu:謝謝各位了!!!我想是我誤會了paper的意思了~~
→ chenkaihsu:後來想一想,paper的意思是outp輸入那端的DFF的輸出
→ chenkaihsu:Bi,所以並沒有接起來的意思~~~謝謝各位了~~
推 mmonkeyboyy:@@"~結果你真的是把 所有output接起來哦....orz
→ ArgoNautyoyo:XD
推 chenkaihsu:對阿...我誤會了~~謝謝各位啦!!
→ jsp0520:我喜歡rd那個簽名黨 xd