[問題] 請問一下數位合成電路

[takumiho ()]

現在用寫好的tcl file合成一個位數電路

透過design compiler作合成

將verilog synthesis 成電路

發現產生的 xxx_syn.v 檔案中

有一個wire的命名為 \abc[3]

就是出現反斜線

這樣的狀況正常嗎

還是要如何解決呢?

請各路高手幫幫忙 :)

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 123.204.190.157
推 zxvc:爬文：#1B4DCUZN
→ zxvc:那是正常的，不過最好去掉它。好像一些舊ARP tools不支援
→ zxvc:escaped identifiers。
→ zxvc:　　　　　　　　　　　　　　　　　　　 APR tools