看板 Electronics 關於我們 聯絡資訊
想請問一下,在作雙端的Saradc得整個模擬時候 有需要特別下什麼指令嗎?? 就好像在作Differential op時候 要下.option post acout=0 才會有雙端相減的功能... 因為小弟實在不解.. 作雙端sar adc時候 sample and hold解析度有到了 比較器也比的夠準 可是最後跑出來的enob就是達不到 所以想問一下,有什麼特別的技巧嗎??? (如果沒什麼特別指令的話..要怎改進~~~) 還有因為我是做bootstrap的S/H 所以.TRAN是從第二個CLK開始取...所以BIT0~BIT10也是從第二個開始取 這樣會影響MATLAB在運算的值嗎?? 因為我同學用簡單的S/H 似乎第一個CLK就開始取直了~~ 謝謝~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.47.78.144 ※ 編輯: chenkaihsu 來自: 114.47.78.144 (09/08 11:31)
lusitani:有先跑線性度模擬?? 09/08 12:27
chenkaihsu:INL和DNL??沒有耶~~ 09/08 12:29
chenkaihsu:可是我有手算幾個比出來的直...都差不多說... 09/08 12:34
horsemelon:有下 .option accurate嗎? 09/08 19:33
chenkaihsu:有的~~ 09/08 20:12
chenkaihsu:=1吧?? 09/08 20:12
chenkaihsu:我先跑泡看inl和dnl看看好了~~ 09/08 20:15
ArgoNautyoyo:一開始電路內部各點的值都不穩定 09/08 21:41
ArgoNautyoyo:我的話是跑256點FFT 抓>256+10個點 去掉頭10個再跑 09/08 21:42
horsemelon:建議可以先給三個DC值 最高跟最低 看輸出數位code如何 09/08 23:43
horsemelon:看輸出code是否有對應到最高跟最低 09/08 23:44
horsemelon:或是是否有抖動的情況 可大概知道解析度如何 09/08 23:45
jasonkingleo:利用電容上板取樣會有gain error的問題 09/08 23:48
jasonkingleo:輸入訊號不要給到full range 要稍微小一點 09/08 23:48
Williamette:reference voltage先給ideal 如果跑出來有問題 09/09 00:16
Williamette:那八成design就有問題 只能慢慢debug 09/09 00:17
sneak: 輸入訊號不要給到ful https://noxiv.com 08/13 19:16
sneak: 那八成design就有 https://daxiv.com 09/17 23:10