作者jsp0520 (Enzo)
看板Electronics
標題Re: [問題] op頻率補償後穩定度問題
時間Sun Nov 20 16:04:16 2011
two stage op frequency compensation
這真是一個基本但是重要的問題
原PO所遇到的問題跟解釋基本上是正確的
只是此時的fu應該已經變得比電容加大前還要小兩個order左右
如果想要在負載變動的情況下保持可容忍的PM
可能要從最大變異量去思考
因為米勒補償的基本精神就是希望穩定度是loading independent
如果操作的速度較低,一般米勒補償大都夠用而不需考慮RHP zero的問題
當速度較高時就可以用一些技巧去補償
基本上有三種方法
nulling R, voltage follower, current feedback
其中各有各的優缺點
這些已經有很多大師的文獻跟書本再討論
小弟就不獻醜了
分享一下目前在業界跟學術界最大的差異好了
就driner IC的設計上均要求low power (一個OP只能用<10uA)
所以通常會使用 nulling R 的技巧去省power
如果用MOST去做R的話,就需考慮MOST R 跟輸出級之間的matching property
已確定在變異下頻率補償都還是能補的很好
(B. Ahuja, JSSC, 1983)
有些paper會直接將gate接到power rail,這樣MOST就真的只是R
而不會隨著non-dominant pole飄移,簡單的說就是PM的變異會很大
但是補償的Trade off就是用power去換
所以在業界通常不會使用MOST去當R
原因很簡單 因為輸出swing在0~5V(rail to rail)時,MOST阻值的變異量太大
所以通常會用線性度較好的poly去做R,就能保持頻率響應的穩定
那如果遇到負載很大的情況呢? ex. CL~2uF
如果用米勒補償那整個晶片塞電容就好啦 (也不用設計甚麼IC了 XD)
系統廠也不會有多的pin讓你掛這個補償電容
阿怎麼辦? 就只好將主極點做在輸出上,補償電容也可以省掉
結論是頻率補償沒有一定,端看應用面來選擇較好的解
是否能了解其中設計的原理我想是比較重要的
ps 順便問一下大家一個問題好了,differential pair + active load 這個最基本的
電路, common mode gain跟tail current impedence有沒有關系呢?
--
--
▎●▅ ▅ ▎●▁▁ ▎●▅▅▅ ▎●▅▅ ▎
▇▇▇ ▇ ▇▇▇▇ ▇▇▇▇ ●▅▅ ▇▇▇▇ ▇▇▇▇
▎ ▎ ▎ ▎ ▎ ▎ ▎●▅▅ ▎ ▎
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.239.208
※ 編輯: jsp0520 來自: 114.32.239.208 (11/20 16:06)
※ 編輯: jsp0520 來自: 114.32.239.208 (11/20 16:08)
推 jamtu:所以其實在這個case下，either不用加Cc或是Cc不是用來做 11/20 22:24
→ jamtu:pole spliting 是拿來控制Cgd ?? 11/20 22:25
→ jsp0520:就直接拿掉Cc這樣,主極點設計在輸出時加Cc似乎PM會掉 11/20 23:22
→ Mauder:我覺得加了Cc PM會掉是因為CL太大的關係 另外如果兩級的 11/20 23:38
→ Mauder:gain都蠻大 不加compensation依然會有危險 很低頻比較適用 11/20 23:39
推 jamtu:加了Cc反而"第二個pole"的位置往前了 是希望越後面越好 11/20 23:45
→ jsp0520:我總覺得所謂高低頻要看應用決定,不是絕對的值 11/21 00:02