[問題] 請教一個有關製程電壓上限的問題

[technology55 (jkl)]

製程裡面都會說這個mos是幾伏特的
指的是gate的電壓上限嗎
但我看paper有時會看到他們會設計保護電路來避免單個mos的vds過高
請問單個mos的vds過高會有什麼問題嗎
如果有的話能從TSMC or UMC的製程檔裡找到drain與source端的電壓上限嗎
感激不盡

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 61.31.130.135
推 windboy0620:oxide可能會breakdown  會有HCI等效應造成device
→ windboy0620:特性degrade