推 kk123:多謝指導！ 04/23 21:58
※ 引述《kk123 (阿熊)》之銘言：
: 最近本人所在的部門很幸運的接了某客戶妥託設計一顆 65nm, 200mA電流輸出的LDO (IP)
: 但.... 我以前只有在 0.6um 下作過 300mA 的 LDO (IC)，有tape-out驗證過會動。
: 因為我們部門之前沒有人下過 65nm 的...
: 所以想問問看板上的高手，
: 從 0.6um porting 到 65nm 的話，有什麼項目要特別注意的嗎？
65nm跟0.6um比起來 要特別注意就是device耐壓問題 特別是Vgs
不知道你的VDD幾伏? assume VDD from 3V to 4.6V
power on的時候 要特別小心每個device的Vgs不要超過max值
65nm的HV 5V 是Vds可以承受5V 但Vgs只有2.5V
所以output PMOS的Gate要clamp low 避免Vgs過大導致可靠度問題
另外opamp的補償電容也要小心leakage 如果補償點的voltage swing不小
不要為了省面積而使用1.2V core device當作補償電容 or 穩壓電容
1.2V device leakage不小
另外 power on/off時 如果有Enable控制LDO on/off
要注意bias進來時 mirror device和cascode device動作順序要注意一下
如果mirror device先動作 可能有些MOS的Drain端會有耐壓問題
其實從0.6um進到65nm 只要注意耐壓 其他的電路原理幾乎一樣
65nm的leakage是可以sim出來的 gate漏電一定要看一下
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.135.247.86