[問題] spice 模擬時會有負電組的特性

[htbroken (htbroken)]

請問一下
最近在設計一個電路
當模擬該子電路的時候
使用 realR (RHP) 模擬起來功能正程

但是當我跑 whole chip 驗證時
卻會發生負電組的特性
請問為何會有這現象 ??

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 123.110.162.246
推 Baghdad: 你是設計震盪器嗎? 震盪器會有負電阻