[問題] 如何判斷AGC的Phase Margin

[iiiikkk (東森媒體科技)]

不知道有沒有人碰過Analog AGC feedback的電路的stability問題?


電路系統如下:

1.一個Differential RF Amplifier:

(輸入為Vin, 輸出為Vout, Bias 電流為Iin, 在Freq=2GHz時的阻抗=Zo, 其它頻率=0)

2.一個Differential Peak Detector:
(偵測Amplifier的Vout, 會轉化為dc voltage稱Vdc1)

3.一個比較器:(DC gain=A1, 參考電壓為Vref)

        當Vref > Vdc1時: 表示Vout太低, 比較器會feedback 較大的Bias電流控制Amp
        當Vref < Vdc1時: 表示Vout太大, 比較器會feedback 較小的Bias電流控制Amp

----------------------------------------------------------------------------

我的問題如下:

1.因為Peak detector是non-linear的電路, 再加上RF Amplifier在2GHz才會有gain,

那麼如何去分析/模擬此電路的phase margin?

2. 由於Peak detector是differential的電路, 如果由ac 去simulation,

那麼在PD的輸出剛好是common mode點, 就剛好沒信號了...



感恩

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.195.41.187
※ 編輯: iiiikkk         來自: 123.195.41.187       (06/16 20:34)
推 obov:non-linear電路不適用opamp那種分析法
→ obov:自己建個簡單數學模型分析一下    不過通常大家都是抓個大概
推 jamtu:感覺是要在最糟情況做假設去跑
→ jamtu:可能會跑很多個DC點的case...之類的