推 wxes60711:想問第二題 為何VGS一定要偏在0.7V呢? 06/21 02:14
→ deathcustom:Vcm = 1.5時，VB = 0.8，表示在M2 sat的狀態下Vgs3,4 06/21 02:27
→ deathcustom:就會是0.7V 06/21 02:27
推 wxes60711:應該可以藉由調整SIZE改變VOD吧? 06/21 02:31
→ wxes60711:還是說這題所有SIZE根本就是固定的了@@ 那就沒事了XD 06/21 02:32
推 dinex:謝謝大大幫忙。那請問一下如果要求差模放大器的輸出組抗，我 06/21 11:11
→ dinex:該回答1/2gm6(共模)還是ro4+ro6(差模)?另外我計算主極點和次 06/21 11:19
→ dinex:極點數值竟然是一樣@@有可能發生嗎? 06/21 11:20
→ dinex:我主極點用1/(ro6+ro4)*CO1，次極點用1/(ro7+ro8)*CL 06/21 11:21
→ dinex:差動放大器不是差模放大器，打錯了>< 06/21 11:23
第一級
Ro1 = ro4//ro6
第二級
Ro2 = ro7//ro8
我不懂你為啥會用串聯= =
fp1 = 1/2pi(Ro1Co1Gm2Ro2)
fp2 = Gm2/2piCL
fz = Gm2/2piCo1
相關的知識請去看Smith 6/e Ch 8/Ch 10
實作上加一小電阻
使fz跟fp2重疊或在附近
你這裡這題，因為只是考題，就都有可能
但是實作上就不可能了~"~
--
理論上也可以加一個大電阻使fz跟fp1重疊
則可以創造出極寬頻放大器
但是實作上會有問題
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.166.192.58
推 dinex:謝謝大大拔刀相助，極點問題應該是整個OP，我回去翻書看看 06/21 15:55
→ dinex:至於串聯是我腦洞了= = 06/21 15:56
→ bulcas:我想知道要怎樣能不補償，直接把主極點做在輸出端耶.... 06/21 19:24
→ bulcas:有文獻嗎? 06/21 19:24
推 jamtu:這個沒有pole splliting 06/22 06:57
→ jamtu:fp2應該是在output 06/22 06:57
→ jamtu:是1/RC 跟p1重疊在一起 一定要做米勒補償否則會GG 06/22 06:57
→ jamtu:另外不應該有zero跑出來 06/22 06:57
→ jamtu:是要加compensation capacitor才對 06/22 06:58
→ jamtu:另外最後加一個電阻，可以把第一個pole消掉 06/22 06:58
→ jamtu:dominant在output那裡 不過沒那麼簡單 06/22 06:58
→ jamtu:另外不補償要做主極點在輸出端 去查2-stage OTA 06/22 06:59
→ jamtu:基本上是裡面的node操作在low-impedance 06/22 07:00
→ jamtu:第一級的gain完全用gm的ratio去撐 06/22 07:00
→ jamtu:這樣的缺點是你的DC gain做不大 06/22 07:00