[問題] 不懂Primetime的 set min/max delay..

[naticom (踢踢～)]

不好意思，最近才開始接觸這些EDA工具

對於 Primetime的 set_max/min_delay 不太瞭解

User guide上面是說:

"By default, PrimeTime calculates the maximum and minimum path delays
by considering the clock edge times. To override the default maximum or
minimum time with your own specific time value, use the set_max_delay or
set_min_delay command."

然後舉了個例子:

set_max_delay 12 -from [get_cells REGA] -to [get_cells REGB]

With this timing exception, PrimeTime ignores the clock relationships.
A path delay between these registers that exceeds 12 time units minus
the setup requirement of the endpoint register is reported as a
timing violation. 

我不懂的是標記起來的這句，就我的理解 set_max/min_delay 就是把這個path的
max/min delay當成使用者設定的這個數值來看（不管真實狀況如何）
既然tool已經把delay定死成這個數值了，又怎麼會有violation呢?
還是說如果這條path的真實max delay超過12，他還是會當成12來看
只是最後報出violation給我們呢？

謝謝 ^^

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 180.177.108.114
推 zxvc:set_max_delay/set_min_delay是constraints。STA會報出違反
→ zxvc:constraints的路徑。