※ 引述《jamtu (月光下的智慧)》之銘言：
: 這問題跟點18製程有關，但是應該是點18才做得出來
: DC gain要做到84dB，folded-cascode + common source在點18可以輕易達成
: 更先進的製程ro掉很快就比較難保證
: 另外若 fGBW = 4.589G，ωGBW=730M = Gm1/Cc
: Cc隨便選個1pF，Gm1只需要730u，這用<100uA就能達到
: 何況你最後Gm1應該會卡在slew rate之類的問題
: 難做與否取決於你的load cap要放多少
: 假設你放1pF，令ω2 > 5*ωGBW，你可能也只需要1mA的電流來做到這件事情
: 應該是相當容易才是
: load很大的話可能要考慮一些class-AB的做法比較efficient
想借問一下, 假設第二級load是1p
要把 pole 2 推到 3~5UGB, 理論上是加大電流或第二級input就可以
但有沒有可能不斷加大第二級 current source 和 input pair
造成輸出點等效的 load 越來越大, 使得加電流對 pole 2 的影響很小
感覺有點saturate的情形...
第一次用40nm 去設計, model一堆特性都跟原來的差很多
也是做pipeline用 telescope+2 stage, 規格大約 gain=70, UGB=1.5GHz, PM=70
load = 1p Cs/Cf目前是設計250f
但是pole 2 不管怎麼催電流加到2..3mA位置還是大概在300MHz左右....
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 1.169.174.25