推 bulcas:你可能沒有遇過同樣電路、同樣設定,完全沒改跑兩次不一樣 11/11 14:27
推 Spongebob:換版本試試 11/11 16:14
推 sovereignty:演算法收斂性問題... 11/12 01:39
想了想應該是樓上講的沒錯
如果coding style不好，就會發生一些不可預期的結果
※ 編輯: KaryuuIssen 來自: 140.112.18.113 (11/12 03:26)
剛剛用HSPICE模擬VerilogA類比電路時
得到的波形結果不符預期
於是就把其中一個節點拉出來看是哪裡出問題，重新跑一次
結果波形就變正常了
他是把近代物理考慮進去了嗎= = 觀察會影響實驗結果...
另外有時候只是把時間調長一點結果也會不一樣
例如.tran 1us 100us改成.tran 1us 200us
然後去看0~100us之間的波形會有差...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.18.113