作者sovereignty ( )
看板Electronics
標題Re: [問題] HSpice loop 問題
時間Wed Nov 21 23:47:03 2012
※ 引述《CL2NE1 (CL)》之銘言:
: 大家好
: 我想問大家 關於HSpice內
: 有沒有for loop 的語法
: 由於電路設計關係 需要用到if判斷式
: 而if 的condition內又無法以.dc的變動作為判定條件
: 僅能以 .param方式作為條件
: 但問題來了
.data my_data vgss vdss
+ 1 0
+ 1 0.01
+ 1 0.02
{略}
+ 1.1 3.3
.enddata
.dc sweep data=my_data
其中
my_data 是自己取的名字
: 我有兩個參數 vgss vdss
: 想讓它們做遞增變化
: vgss=1~1.1 step=0.01
: vdss=0~3.3 step=0.01
: 如果以.alter
: 如下所示
: .alter
: .param vdss= 0.01
: .alter
: .param vdss= 0.02
: .alter
: .param vdss= 0.03
: .alter
: .param vdss= 0.04
: .
: .
: .
: .
: .alter vdss= 3.3
: 這程式似乎會變得相當冗長
: 在參閱過HSpice Manual後
: 似乎並無雷同語法與C語言的for while/do loop相關
: 是以想問版上高手們
: 若碰上諸如此類狀況 該如何解決呢?
: 感謝解惑 <(_ _)>
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.236.172
※ 編輯: sovereignty 來自: 114.32.236.172 (11/21 23:48)
推 CL2NE1:嗯...剛剛試了一下 只設 .data my_name vdss 11/22 15:56
→ CL2NE1:但vdss為param 這樣設 似乎不會使param改變 11/22 15:57