看板 Electronics 關於我們 聯絡資訊
剛學VERILOG就遇到瓶頸了.... 想請教一下 我有一個8個單位時間的impulse ________ ______________| |____________ 想問一下要怎麼生成10個單位的impulse ________ ______________| |____________ 變成=> __________ ______________| |__________ 之前有看過可用reg去新增 再貼在後面 但小弟想了很久想不出來.... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.34.181.105 ※ 編輯: trimos 來自: 1.34.181.105 (11/25 17:07)
lovepy:DLL? 11/25 20:46
doublewhi:簡單來說你要讓他寬度變5/4嗎?? 11/26 00:50