Re: [問題] PLL頻寬該怎麼設計? 如何回答比較好?

[deathcustom (litron-intl)]

※ 引述《razavii (拉拉米)》之銘言：
: 學長面試,面試官問他
: 1.PLL頻寬要怎麼設計
: 2.頻寬要怎麼設計noise會比較小
: 學長想到上課的時候老師說
: PLL頻寬大約設計在reference freq.的1/10
: 穩定度會比較好...noise..?
: 這個答案面試官好像不太滿意
: 請問版上前輩,若口委,或面試官問到這題
: 請問要怎麼回答會比較好,thx!

http://bbs.innoing.com/archiver/tid-4105.html

參閱這個

那個所謂的1/10八成是老師怎麼講你(或你學長)就怎麼記

基本上PLL我們要拆成幾個部分，每一部分都會造成noise

1. PFD，跟底下Divider一樣，看似數位的元件其實考慮noise時都要用類比來考量

2. CP(charge pump)，怎麼讓Iup跟Idn完全相同是一個很老的問題了
   除了在CP本身的構造上動手腳，現在也在loop-filter的結構動手腳了

3. loop-filter，純passive的有thermal noise，現在的結構往往增加OP
   那就是額外的noise

4. VCO，你那個varactor......顆顆，所以才說VCO是noise的主要來源

5. Divider，除頻器的構造決定VCO輸出是不是能準確的被除頻

你要考慮哪個部份的noise是你的主要考量來決定你的設計......

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.248.107.139
推 jsp0520:想請教是如何由loop-filter的結構去使電流matching呢?
傳統CP-LPF有個問題就是Vds(Vctrl)直接影響Iup/Idn，即使先前有做到matching

也會因為Vds飄移而造成些為的mismatch



一個簡單方法(已經有paper囉)

1. 以Iref產生Iup/Idn，輸出端v1

2. 同時產生一duplicated-branch，輸出端v2為Iup_dup與Idn_dup相接觸
   也就是v2時Iup=Idn

3. 接一個OP，正端接v2，負端接v1，然後接LPF元件到輸出端
   因為OP的特性v1~v2，因此CP運作時流到LPF的Iup與Idn會相同且幾乎不變
※ 編輯: deathcustom     來自: 111.248.107.139      (01/17 23:32)
推 jamtu:專業
→ deathcustom:我這只是業餘，專業的高人都默默不說話的QQ