作者lgn3325151 (灰色調)
看板Electronics
標題[問題] 關於LVS
時間Mon Feb 18 23:19:57 2013
最近小弟在跑 LVS 遇到了一些問題
想請問板上的各位
(1)run LVS 時 hierarchical 和 flat
這兩個選項的差別主要是什麼?
有查了一下資料看到的大多是 hierachical 跑得比較快,電路較大時除錯較方便
flat耗時但很仔細
會有這樣的的說法主要原因是 ...?
(2)目前模擬的電路有類比和數位部分
原本是把類比的VDD、GND 和 數位的VDD、GND 分開
但跑完LVS後 VDD方面沒錯但有關GND的線路全錯了
小弟原本是命名為 A_VDD A_GND 和 D_VDD D_GND
但後來把他一律改成GND後錯誤都都消失了
後來爬了一下版,有人說要用另外一組psub
請問這是什麼意思?
請板上各位解答了 感謝!!!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.37.95.21
推 jamtu:GND不一樣時 你每一個不同GND佔到的區域都要圍"psub2" 02/20 10:37
→ jamtu:這我覺得是系統的bug 實際上沒這一層 但是你要圍他 02/20 10:38
→ jamtu:有3個GND 你就要圍3組psub2 02/20 10:38