作者rogerham (rogerham)
看板Electronics
標題[問題] APR postsim glitch
時間Sun Aug 4 18:05:11 2013
請問各位前輩,我是做大A小D的整合電路,
也就是說數位出core layout再由full custom整合到pad。
APR繞完之後跑的postsim,output(推full-custom buffer到pad)
會有glitch發生,但都在幾ps之內的glitch,
請問在量測時候這glitch會發生嗎?postsim可允許嗎?
謝謝。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 1.169.186.238
→ michael6172:對你的function有沒有影響?如果沒有就沒差 08/04 19:39
推 alex0217:如果模擬都有狀況 東西回來有 問題便嚴重會很辛苦吧? 08/06 10:48
→ rogerham:對function是沒有影響,但不知道如何解決 08/06 13:05
→ ahoyhoy:glitch的來源? 幾ps實際上能穿出PAD嗎? 08/21 19:25