[問題] SRAM sense amp問題

[ezWang (ez王)]

想請問一下

若只考慮read

只用6T SRAM  跟6T SRAM再加上sense amp

應該是後者讓bitline(BL)在放電時會放得比較快吧?

也就是後者反應速度應該比前者還要快才是

但小弟用hspice跑模擬後 結果後者竟然放電比較慢!?

還是說小弟在MOSFET W/L尺寸有問題

但爬版上文章 latch nmos> WL那兩顆nmos 這應該沒錯



另外還有問題就是WL一拉起來  bitline bar(BLB)才開始放電 這是沒錯的



然後我測試的方法是 WL拉起來後delay0.01ns

才把sense clk拉起來

這樣做法不就一定會比原先6T SRAM放電來得慢?

還是說又是mos尺寸問題? (導致放電太慢)

請高手指點一下~

謝謝


還是sense clk要一直拉起來(處於logic 1的狀態)?

但這樣做好像又怪怪的...  小弟不太清楚sense amp那部分

還是說可能要外掛電容(20pf左右)!?

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.105.109.236
※ 編輯: ezWang          來自: 59.105.109.236       (08/22 17:02)
→ ezWang:還是說 sense amp本身就只是為了放大BL BLB的訊號?
推 hohomonkey:自問自答XD 你的推文是對的 約莫只要放電到電壓差50mV
→ hohomonkey:sense amp就可以把BL和BLB的正負分辨出來
→ hohomonkey:(當然跟製程 結構 速度會有關係)
推 mlct318:樓上神人推~
→ ezWang:恩~謝謝h大!!
→ mmonkeyboyy:回去看一下最新版教科書 蠻有用的 XD
→ mmonkeyboyy:現在的SA跟以前設計有點差別 基本上還是去分辨BL  BLB
→ mmonkeyboyy:但時序變得蠻重要的 還有放電時間也很重要 但總之
→ mmonkeyboyy:就像是比較器一樣 一高一低到某種程度 BL BLB就分開了