→ hoochie:有尾電流 才有辦法差動輸入, 09/12 14:24
這我不太懂了，Vin1 Vin2接上相同但彼此反向的信號不就是差動輸入了嗎？
→ hoochie:另外 我是覺得 思考電路問題的時候 不要想說會有"前提是要 09/12 14:25
→ hoochie:狠準的電流源,電壓源orXXX" 因為這在實際電路都不可能發 09/12 14:26
→ hoochie:生,但是這個電路(比如:差動對)又可以實際在現實世界應用 09/12 14:26
這當然，但是此刻只討論理想狀況
一般而言都是先理解理想狀況，在去考慮非理想效應的吧！？
推 bear1991:用電壓源的話輸入的共模訊號會影響輸出的共模訊號 09/12 15:38
上圖是假設輸入Vac無dc直流的情況
當電壓源偏壓在適當的狀況，輸出共模是可以控制的！
電流源偏壓不也是需要調整，讓電晶體操作在飽和區嗎？
※ 編輯: kelvin800514 來自: 118.160.228.138 (09/12 16:02)
推 wxes60711:只從CM input去控制，bias精準度一定比tail current差 09/12 16:01
→ wxes60711:tail current雖然也是要用電壓去控制大小，但是bias電流 09/12 16:03
→ wxes60711:的敏感度會比純粹壓控來的好 09/12 16:03
→ hoochie:你提醒了我 你那樣講也是差動輸入XD 09/12 16:59
→ hoochie:應該是說 尾電流差動對 可以對抗共模雜訊(從vdd,vss來的) 09/12 17:00
→ hoochie:尾電流差動對= 雜訊先相減 再放大訊號 09/12 17:01
→ hoochie:你的電路圖是, 先放大雜訊 再做相減的動作(取差動輸出) 09/12 17:02
→ hoochie:另外,我想 我們一般所說的 非理想效應通常是指:mismatch, 09/12 17:03
→ hoochie:元件不符合手算model...等 09/12 17:04
→ hoochie:我修改一下講法,共模雜訊 指 從vdd,vss影響signal path 09/12 17:05