[問題] PCB上低壓LDO問題

[rogerham (rogerham)]

各位版大好，小弟因實驗室power noise level有點大，

想要借由電池模組來做出低noise的power，

待測電路需要大概0.4V-1V左右，

但市售LDO多半高於1V的輸出電壓，

若小於1V的LDO則PSRR太低，


試問有何解法?

我想到幾種方法

1.將LDO Vout直接做電阻分壓取分壓後的電壓接到待測物，

  但與另一電阻分壓回授路徑不同，這樣會有穩壓效果嗎?

2.將LDO之gnd獨立成負壓使得Vout在我想要的位準，

  但負壓與整個PCB的gnd plane該如何處理?


另一問題

若待測物需要Vrefp, Vcm, Vrefn這三種位準電壓分別為1V,0.5V,0V

試問

1.Vrefn直接接到gnd plane就好?還是與Vrefp該組LDO的gnd相接?

2.Vcm為(Vrefp+Vrefn)/2，是否直接從Vrefp該組LDO做分壓即可?


煩請前輩指教，謝謝。

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 61.231.65.20
→ viniminghao:diode串聯，利用VF=0.7v特性。若I固定可串電阻壓降
→ rogerham:請問有快速抽放電流的power也試用diode嗎?
→ rogerham:選擇這種diode有甚麼需要注意的嗎?
→ viniminghao:試看看吧，示波器掛上去看電壓符合需求嗎。
→ viniminghao:不知你電流多少，電流大就diode有熱的問題
→ rogerham:OK我電流為switching 電流 大概瞬間幾十mA 平均百uA左右
→ proach:不嫌麻煩的話，output feedback path上動手腳
→ proach:例如將輸出電壓用OP放大兩倍才灌回 feedback pin
→ proach:當然OP的PSRR也不太差，但這很好找的
→ proach:ohh...我忘記說，這是搭配 >1.2V的 adj LDO
→ rogerham:其實我是noise考量，現在再想diode好還是再外做OP好?
→ proach:我覺得這答案非常明顯，但強力建議您各作一次學取經驗:)
→ proach:這兩個電路要作都不用一小時，經驗可用一輩子呢 :)
→ rogerham:是沒錯...但是我們LAB只能送洗版子QQ