[問題] 在兩級 OP 中改善 misnatch

[bulcas (神采飛揚)]

小弟最近被問到在兩級 OP 中，如何只調整第二級那顆造成增益的 MOS (非 current mirror 那顆)來改善因第一級的 input pair 造成的 mismatch?

我目前想到的改善第一級的 mismatch 的方法是讓 input pair 吃更大 VGS 和同步增大 W. L, 但是這就動到第一級。

我想不透如何只動第二級的那顆  mos 來改善第一級的 mismatch?

請各位前輩指導小弟，謝謝。

--
Sent from my Android

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 223.143.188.149
推 iiiikkk:主要是讓第1級load的vds相同,降低systematic mismatch
→ bulcas:這樣還是動第一級欸，還是說我理解錯誤?  可以請您說詳細點
→ bulcas:嗎?
→ big1p:標題misnatch，內文musmatch...
筆誤
※ 編輯: bulcas          來自: 61.231.108.149       (11/17 22:43)
推 Baneling:這問題蠻有趣的 電路是single-end還是fully differential
differential-in  single-out
※ 編輯: bulcas          來自: 61.231.108.149       (11/17 23:11)
推 Williamette:systematic offset 電子學課本有寫吧
推 jamtu:我覺得這問題不是描述得很清楚
→ jamtu:因為，第一級的mismatch是描述哪一種mismatch?
→ jamtu:如果是製程上的mismatch，你根本無法預估它是落在哪個點
→ jamtu:你只能估計它的範圍　那刻意在第二級的size不一樣
→ jamtu:你就是刻意做在某一邊　那就是觀念錯誤
推 jamtu:要馬他在問別的　要馬就是亂問　要馬就是特殊應用
→ jamtu:如果是考systematic mismatch，刻意讓第二級VGS跟第一級load
→ jamtu:一樣，就是標準的作法了