推 jamtu:推 12/23 02:04
推 s4300138:多謝解惑!!!觀念清楚不少 謝謝!! 12/23 12:21
推 rogerham:請問kick-back noise有甚麼比較標準的模擬方式嗎? 12/23 16:45
→ rogerham:感覺只有.tran可以模擬? 12/23 16:45
推 smart1901:(Y) 12/23 16:56
推 Maybetrue:厲害 12/23 23:22
※ 引述《s4300138 (MacKer)》之銘言：
: 最近在練習比較器的模擬
: 想請問一下
: 若是想要從HSIPCE模擬LATCH COMPARATOR的誤差
: 有包含哪一些
: 目前想到有INPUT VOTAGE的OFFSET
: MOS元件的MISMATCH造成的OFFSET
: 另外想請問一下
: 甚麼是KICKBACK NOISE效應
: 關於KICKBACK NOISE造成的原因是甚麼呢?
: 模擬上面應該怎麼觀察
: 麻煩各位
: 希望有高人能為我指點迷津
A. Offset
基本上由差動隊所組成的電路offset
跟差動對電晶體的(W*L)以及Vth在製程上的誤差有很大的關係
而這些參數最終所產生的offset也跟偏壓電流(Id)和差動對電晶體的gm有關係(Id/gm)
基本上要在Hspice模擬這幾項的參數所產生的offset要看model card(製程檔案)
有沒有提供MOS mismatch model，有的話直接請問工程師怎麼用就可以了
如果沒有就比較麻煩了... 因為你要自己去K製程文件然後把誤差量
用數值分析軟體產生出來再帶回spice去跑(很土法煉鋼)
再加上考慮負載的mismatch，這一類的offset通常被視為與"輸入訊號無關的offset"
與"輸入訊號有相依性的offset"目前我比較清楚的就是跟輸入共模準位有關的offset
舉例來說A組是0.901V跟0.905V比較，B組是0.601V跟0.605V比較
兩組的比較電壓差雖然都是4mV但A組的Vcm是0.9V，B組的Vcm是0.6
兩組的Vcm不一樣但壓差相同的比較電壓就可能會造成比較器有不一樣的offset
然後比較出錯誤結果
B. Kickback Noise
這一類的雜訊是比較器內部有訊號劇烈變化的節點(通常是輸出)
透過寄生電容偶合到輸入端，改變輸入訊號
這個影響要不要納入考慮其實是看推動比較器的電路是什麼
如果是driver或者有OPAmp推動的circuit其實影響就不大
但是如果是開關跟電容所組成的取樣電路就會大幅受影響
(因為沒有主動電路去keep電壓)
改善的方法就是在比較器前面加個pre-amp通常就解了
復雜一點的也有，可是那太麻煩了，跟抵消switch的charge injection方法有點類似
就是加一個dummy MOS cap
至於模擬方法如果你的訊號源(比較器的輸入)如果都是理想訊號
那一定是看不到這個效應的，因為kickback noise無法改變你所設定的理想訊號
其實比較器設計還是很看應用，考量的點可能跟你前端甚至後端電路都有關係
一點經驗希望對你有幫助
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.70.172.215