[問題] sequential裡面又有negative trigger?

[dinex (不要忘記)]

在always以positive clock作為trigger的條件

如果下面都是以non-blocking的寫法

則所有的數值都會在clock為正緣的時候更新數值

那現在以下的情形

a<=@(negedge clk)1;

@(negedge clk)a<=1;

這時候都波形會長什麼樣子?

先謝謝大家幫忙了

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.42.204
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1416304382.A.AB1.html
→ wju1230: code都寫出來了 跑下去不就有波形了嗎  0.0
推 yang8696: 推樓上XD跑下去就知道啦=）
哈哈當然我自己也會跑啊XD
只是對於產生的結果不是很瞭解原理（在always block裡面又多出了negative trigger)
才想說如果這樣的code通常他的意義是什麼
※ 編輯: dinex (112.104.190.41), 11/19/2014 00:25:58
推 bxxl: 你問問題的方式錯了,你又不是要問圖形,是要問原理吧
→ bxxl: 你應該說你跑過圖形長怎樣,哪裡不懂,別人才好針對問題回答
推 xanter: 只有我不懂你在寫什麼？
→ lovepy: 原理...大概就是模擬器會照你code的敘述跑出結果
→ lovepy: 意義的話 看寫的人是怎麼樣的需求下才故意寫成這個樣子
→ lovepy: 大概我寫過的電路都太簡單了 一般同步電路不會有這個
→ michael6172: 可以合成嗎? 沒用過這樣的寫法