作者yesa315 (XD)
看板Grad-ProbAsk
標題[理工] [計組]-data hazard
時間Wed Sep 23 17:31:04 2009
lw $2,100($1)
add $3,$2,$5
使用pipeline 再沒有forwarding之下 需要多少個stall
(Assume simultaneous write-back and read of the same register)
這句話看不太懂?
假設沒有那句話 是不是只要兩個stall就好?
IF ID EX MEM WB
stall
stall
IF ID EX MEM WB
因為WB時已把$2寫回register 所以ID抓得到正確值
但答案寫要3個stall
IF ID EX MEM WB
IF
stall
stall
stall ID EX MEM WB
到底是為什麼...?
http://www.lib.nthu.edu.tw/library/department/ref/exam/eecs/cs/87/870702.pdf
這是87清大的考題
其中第3大題的b 我覺得是11cycle就夠了..
可答案是12 cycle 可以請高手解釋一下為什麼此題在WB時的ID還不能做?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.127.208.96
※ 編輯: yesa315 來自: 140.127.208.96 (09/23 17:33)
推 nowar100:第一題的英文有講了 假設同時寫回&讀取reg 09/23 17:32
→ nowar100:意思就是沒有前半後半cycle 所以需要3個stall 09/23 17:33
→ yesa315:OK 你幫我秒殺了第一題 謝謝 剩第2題 09/23 17:34