推 fairwarning:好詳細喔..謝謝您的幫忙!! 10/18 19:32
※ 引述《fairwarning (一輪明月與藍夜!!)》之銘言：
: [電路圖]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=63&f=1738117110&p=1
: 請問當 tristate 輸入"低"電位時..
: Q5飽和 Q6截止 Q7飽和 D2導通 Q1飽和 Q2截止 Q4截止 Q3截止 輸出Y為高阻態
: 請問為何Q7會飽和呢?
: 個人錯誤想法如下:
: 當輸入低電位 Q5飽和 Q6截止.. 所以我把Q6的C端與E端遮住不要看...
: 假設D2導通(請問是因為Q6的C端與Q7的B端上方那個5V因而導通嗎?)
: 若D2導通假設成立..Q7的B端為1.4V..但之後為何Q7會飽和呢?
: 因為我的參考書是直接寫Q7的C端為0.9V...進而讓Q4截止...
: 參考書是有描述Q4截止的原因..我也大致了解..
: 但前提是在...假設我已經接受Q7是飽和的情況...
: 請問大家..為什麼Q7會飽和呢?想很久....還是不懂...
: 請大家幫幫忙.. 謝謝大家!! 謝謝!!
這個電路先暫時兵分二路來看：
首先看下半部，tristate為low，使得Q1飽和，Q1的collector為0.2V
0.2V推不動Q2，所以Q2為cutoff，因此Q2的emitter current為零
（為求視覺方便，暫時先把Q2擦掉）
再看grond - 1K Resistance - Q3 - ground 這個迴路，很明顯Q3為cutoff
既然Q3為cutoff沒有current，導致Q4也是cutoff
（為求視覺方便，暫時先把Q4擦掉）
無current的情況下，感覺很像open circuit，於是說Y是High impedance
在此你先想一下，如果沒有Q7的存在，會發生什麼事？
（無關答案，純思考電路設計）
從上半部電路來看，tristate為low，使得Q5飽和，Q5的collector為0.2V
0.2V推不動Q6，所以Q6為cutoff （一樣為求視覺方便，暫時先把Q6擦掉）
看 +5V - 4K resistance - Q7 - D2 - ground 這個迴路
D2一定是ON，而且Q7的EBJ一定也是forward，於是Q7的base voltage為1.4V
可以計算出Q7的base current為0.9mA
目前為止只知道Q7的EBJ是forward，但是不確定是active or saturation
這時候回到BJT operation的假設和驗證：
如果假設BJT為active，那麼就要驗證CBJ是不是reverse
如果假設BJT為saturation，那麼就要驗證collector current < β * base current
我先假設BJT為active，又假設β=50，得到Q7的collector current為45mA
（其實這時候就要感覺電流太大了，但是先不管繼續算下去）
45mA的current只能流過1.6K resistance，使得Q7的collector voltage為-67V
很明顯假設錯誤，所以再假設Q7是saturation，於是Q7的collector voltage為0.9V
之後去計算Q7的collector current，確實滿足collector current < β * base current
因此可以知道Q7是saturation
重新再看一下整個完整的電路（擦掉的部份復原）
現在我把+5V、4K、Q6、D2、Q7全部擦掉，改成一個diode去連接
Anode接到VB那個node，Cathode接到Q5的collector，一樣會導致VB = 0.9V
而且Y也是High impedance
（慧慈：Oh My God～）
--
失去的永遠都追不回來了，不過，我一定會繼續奮鬥
我會實踐對你的承諾，並且彌補自己心中的缺憾
－萊茵哈特
＜銀河英雄傳說＞
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.191.230