[理工] [計組]-cache 計算

[polomoss (小澤)]

The processor has a 32KB 1-level cache and a 256KB 2-level cache on chip

1-level cache is 4-way associative and 2-level is fully associative.

Assume the word size is 32bits and the block size for both caches

is 32 bytes.


求         tag       index       Block offset

1-level

2-level



謝謝~可以列式算嗎?

--
┌這篇文章讓您覺得？─────────────────────────────┐
│                                                                            │
│    一"一     \  /    >\\\<    ╯ ╰    ∩ ∩    ▁ ▁   ＞＿＜    ㄧ ㄧ+   │
│      皿               ε       □        ▽    ▇Δ ▇   ╰╯        ╯    │
│     北七     亂喔     害羞     莎笅     爽啦     哭爸     ＸＤ     科科    │
└──────────────────────────────────────┘

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 122.116.14.2
推 assassin88:你讓我覺得很模擬考XD
→ polomoss:= =因為覺得答案給錯了@@
推 james1815:小算一下不知是不是 LEVEL1  19  8  5 LEVEL2  27 0 5
→ polomoss:恩~我是算這個~~不過block size應該填3
→ james1815:抱歉 我把它算在一起了  感謝指點
推 uminchu185:應該是採word addressing, 所以offet=3bits