請問96清大計算機系統第13題
給了以下條件
1.A memory and bus system supporting block access of 4 words.
2.A 64-bit synchronous bus clocked at 200MHz ,with each 64-bit
transfer taking 1 clock cycle , and 1 clock cycle
required to send an address to memory
3.2 clock cycles needed between each bus transaction
4.A memory access time of 4 words is 300 ns
問讀取256word的頻寬
請問第2.3點綜合起來的意思是
傳64bit 需要 2 clock
每傳64bit 需要 delay 2 clock
因此傳64bit 需要4clock?
如果是的話
高銘老師的解答就有點問題了
高銘老師的解答
4word block transfer
1clock 傳位址
1clock=5ns
300/5＝60clock(讀資料時間)
4 word/64 bit=2 clock (傳資料時間)
2 clock delay
~~~~~~~~~~~~~~
這裡有問題 這樣寫表示 傳4word才delay 2clock
可是上面的條件給 每傳64bit delay 2 clock
請問是我哪裡觀念有錯嘛？
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.230.137.247