作者: sroeud7l (Teddy Bear) 看板: Grad-ProbAsk
標題: [理工] [計組]數位邏輯?的MEM configuration 圖
時間: Tue Jan 11 16:51:08 2011

是從計組出的考題 但感覺好像偏邏輯設計了?

題目為
Design a mem of total 8192 bits using SRAM chips sizes:32*1bits

(1)Draw the array configuration of  the 256 chips on the memory  board
   with 16 rows and 16 columns by showing the decoder , all required input
   (16-bit addr.) and out put (16-bit addr.)if the design only  allows for
   16-bit word accesses
.
(2)Redraw the array configuration , if the design should allow  for both
   8-bit and 16-bit.

Ans
(1)
畫圖苦手 請見諒

先畫1個16*16 SRAM chip的棋盤
再利用 1個 4*16 decoder(for rows) , 2個 2*4 decoder + 8條線(for columns)
就可以cover16*16棋盤型的網路 且

大概長
                            a4 a5        a6 a7        a8~a15
                         2*4 decoder | 2*4 decoder | 8條線

    a0-a3   4*16decoder    16*16 =256個SRAM chips

                                 output 16條線

input bit =4+2+2+8 =16bit
output bit 則直接從16columns的尾端相連=16bits

請問這樣想法是否正確?


(2)Redraw the array configuration , if the design should allow  for both
   8-bit and 16-bit.
這邊就完全不瞭解了 不知道要怎麼接 才能允許兩種輸入位元

請大大多指教

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 210.69.54.7
※ 編輯: sroeud7l        來自: 210.69.54.7          (01/11 16:52)
※ 編輯: sroeud7l        來自: 210.69.54.7          (01/11 16:57)
※ 編輯: sroeud7l        來自: 210.69.54.7          (01/11 17:00)