[理工] [計組] pipeline

[doggingg (doggingg)]

http://tinyurl.com/49ezov4

。請問第五題的A、B小題

A小題答案寫要stall三個clock，我不懂，不是把add和sub指令隔開讓距離>=2就好了嗎?
我以為是要stall兩個clock就好，不懂為何要到三個?

B小題，請問它的forwarding是如何執行的呢?

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 122.116.208.78
推 boy5548:5A假設採用前半週WB寫入 後半週ID讀出 只要stall 2 clock
→ aerystyle:首先forwarding unit會先偵測在MEM Stage中的指令
→ aerystyle:其RegWrite的控制線是否為1，若成立則判斷其RegisterRd
→ aerystyle:是否等於EX Stage中的RegisterRs、RegisterRt
→ aerystyle:若成立則forwarding unit會更新資料