作者charliejack (charliejack)
看板Grad-ProbAsk
標題Re: [理工] [計組] 98交大資工
時間Fri Feb 11 09:20:00 2011
※ 引述《boy5548 (小YO)》之銘言：
: Assume virtually addressed cache is used, is it possible to have TLB miss, but
: page table and cache hit for a data access? Please explain you answer.
這一題讓我想到台大97的一題
Cache: virtually-addressed but physically-tagged, 8KB, direct-mapped,
32B block size
TLB: full associative, 32 entries
32-bit phisical address
Virtual Memory: 8K page 64-bit virtual address
Why do we want to use a virtully-addressed but physically-tagged cache?
這題是因為 直接在Cache裡面做 做virtually-> physical的轉換
那TLB是幹麻的0.0?
之前 最簡單的TLB
就是用來 V->P 的轉換
第二部到Cache裡找資料
現在Cache自己有這個功能了~
So 到底是?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.231.68.229
推 christianSK:virtully-addressed but physically-tagged 02/11 09:30
→ christianSK:不是指同時對 cache 和 page table做存取嗎? 02/11 09:31
→ dy957:TLB已經移除了吧 02/11 09:49
推 B0038412:因為原本想要用virtual addr vurtual tag 但會發生問題 02/11 10:15
→ B0038412:改成用virtual addr physical tag 02/11 10:16
→ aoqq12:問一下 這種方式是在原文書的哪有提到 02/11 10:20
→ aoqq12:我只有在cache那裡看到有稍微提到 不過還是不太清楚 02/11 10:21
推 B0038412:其實就只有提到用這個解aliasing 我試著找過書中詳細 02/11 10:23
→ B0038412:做法 但是似乎沒寫 02/11 10:23
推 dy957:要很詳細可能就要看論文了 02/11 10:27