[理工] [計組] TLB與memory、cache的對應問題

[xup6u40 (jis)]

在還沒學到virtual memory的時候，是說Cache是 physical memory的快取

然後加入virtual memory 之後，就是讓記憶體空間假象變大，因此多出了page table來

對應真實的address。

問題：

那麼TLB的存在是為了加速virtual address對應physical address

所以即使TLB HIT，也是一樣要去讀取實體memory囉？

那麼在讀取memory之前，也是可以先找Cache中是否命中

也就是會有以下可能：

TLB命中 ----取得實體位置----> cache命中  結束。

TLB命中 ----取得實體位置----> cache miss ---->從記憶體載入 結束。

我的想法正確嗎？

謝謝各位高手的回答！

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 114.46.132.197
推 dudou:從記憶體載入這個步驟之前要先在查page table
→ dudou:大體上你說的沒錯
→ ijg:一部分是正確的但是要考慮到cache是用虛擬還是實體位置
→ privatewind:題目沒說的話 都是physical indexed physical tagged
→ xup6u40:那麼有題目是要求虛擬的嗎？現在還沒看過的樣子…
推 rnbjacky:沒耶 頂多台大跟台聯大出 physically-tag. virtual-addr.
→ privatewind:今年唯一有相關的是問 什麼是aliasing問題
推 B0038412:那題還只給一分 哈哈哈
→ xup6u40:什麼是aliasing？