[理工] [計組] pipeline register

[mqazz1 (無法顯示)]

http://ppt.cc/dp2(


我想請問(3)跟(4)

張凡164頁的解答

(3) 5-4 = 1ns

(4) pipeline latency = (4 + 0.5)*5 = 22.5ns
    throughput = 1 / 4.5ns = 222(MIPS)


請問這些算式是甚麼意思?

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 218.166.117.223
推 metalalive:(3) 我的解法是,題目定義的clock cycle time上限 = 5ns
→ metalalive:每個功能單元最多會占用 4ns (像是IF,MEM)
→ metalalive:但每個stage還要執行pipeline register , so pipeline
→ metalalive:register 最多得花 5-4 = 1 ns 執行
→ metalalive:(4) pipeline latency = (5 stage) * (每個stage的
→ metalalive: clock cycle time) , 所以  (4+0.5) * 5
→ metalalive:如有解錯請指教謝謝 @@
→ mqazz1:謝謝 不過那個throughput = 1 / 4.5ns = 222 是甚麼意思?