推 r596twy:C 我是以與non-pipeline作比較為前提 01/18 23:27
→ r596twy:這樣的話 相當於instructions V.S. operations 01/18 23:27
→ r596twy:以一個clock來看 每一次的clock cycle time減少了 01/18 23:28
→ r596twy:所以 clock rate 增加 01/18 23:28
推 r596twy:D 我的想法是 single-cycle的CPI=1 而 pipeline的>=1 01/18 23:33
→ r596twy:而題目是問說"可以有效" 但是Single-cycle和pipeline 01/18 23:34
→ r596twy:卻不是這種"reduce the CPI"的關係 因此不選 01/18 23:34
推 JiDung:好混亂@@..... 01/18 23:51
推 pikachu123:D. Pentium 4 用deep pipleline 切了20個satge 01/18 23:53
→ pikachu123:所以他clock rate很高 所以動不動都2 3G在跑 01/18 23:54
→ pikachu123:用這個例子去想就可以了 01/18 23:54
→ pikachu123:講錯是C =.= 01/18 23:55
謝謝大家的回應~
但我想問的是,我的第一個想法認為(D)是正確的
但卻不能選,是我的觀念有什麼問題嗎?
※ 編輯: luke90512 來自: 113.61.129.45 (01/19 00:00)
→ pikachu123: CPI也一樣 我就給它切100個stage lw CPI不就便成100 01/18 23:57
→ pikachu123: 加上data harzard avg CPI 搞不好變多 01/18 23:58
→ luke90512:可是管線的CPI不是都是1嗎? 01/19 00:00
→ luke90512:不考慮data hazard的話 01/19 00:01
推 r596twy:應該是看平均CPI? 01/19 00:02
→ r596twy:我是以平均CPI去看 所以 減少CPI是不一定的 01/19 00:02
→ r596twy:切的不好 切太多 CPI就會變很高 01/19 00:02
→ luke90512:那我知道了 所以也有可能比multi-cycle還高! 這樣對嗎? 01/19 00:05
推 r596twy:因為題目是問說"可以有效" 只要你找的到反例 就不可以選 01/19 00:06
→ luke90512:喔喔 原來是這樣... 所以是英文太差= =" 01/19 00:07
→ luke90512:那我知道了 謝謝大家! 01/19 00:08