→ vendor47:6.(b)是要列出當page fault發生 TLB page table cache 02/14 00:10
→ vendor47:hit/miss write back...等的event的順序 02/14 00:11
→ l998:有正確答案嗎 @@? 02/14 00:30
→ kyodaisuki:9這題很怪啦 MPIS的資料路徑我們又不懂 而且ALU CPI=1. 02/14 01:06
→ kyodaisuki:load store=3 怎麼來的 我們又都不知道... 02/14 01:07
→ kyodaisuki:而且若依照我們熟的資料路徑去做 load store在第3管 02/14 01:08
→ kyodaisuki:也是做 暫存器+XXX 的動作 我實在看不出register-addre 02/14 01:10
→ kyodaisuki:如果她說得address-register 是指寫回register會快 02/14 01:11
→ kyodaisuki:那就是依照前面板友講得 因為寫回速度快了 所以CPI降低 02/14 01:12
→ kyodaisuki:store沒有的原因 大概是store是送入memory 不用寫回reg 02/14 01:13