推 Bearcome:ALUIN1跟2應該就是ALU前的三對一多工器 09/16 02:08
推 Bearcome:前兩個CYCLE都還沒到ALU當然設X 09/16 02:11
推 Bearcome:第四個cycle因為前面是lw 會有load-use 要加個nop 09/16 02:16
→ Bearcome:第五個cycle lw前饋$1給add的$1 設0,1 09/16 02:18
→ Bearcome:b的話一樣 第4個cycle add前饋$1給sw的$1 設0,2 09/16 02:20
→ Bearcome:第五個cycle sw一定不會有前饋 所以設0,0 09/16 02:20
→ Bearcome:為什麼要這麼設可以看課本介紹前饋的偵測碼那頁 09/16 02:22
→ numin:感謝B大的回答。 09/16 19:09
→ numin:我研究了一下,可是還是看不太懂兩個多工器ForwardA和 09/16 19:10
→ numin:ForwardB到底是代表什麼...課本上說的first ALU operand和 09/16 19:11
→ numin:second ALU operand不曉得是指什麼...上面B大說的我大概已經 09/16 19:14
→ numin:懂了,可是還是不知道為什麼ALUin1都是0,然後在思考ALUin2 09/16 19:14
→ numin:我就會完全卡住...看著課本上的Mux設定也完全有看沒有懂, 09/16 19:16
→ numin:可否請B大再解釋的更清楚...因為我真的看不懂這裡...謝謝。 09/16 19:18
→ gy472679:CC1,CC2的時候 指令還沒到stage3所以都是X,X 09/16 21:13
→ gy472679:CC3的時候不需要forward 所以ALU1=0 ALU=0 09/16 21:15
→ gy472679:CC3 因為load use dara hazard 所以exe的控制線都被清成0 09/16 21:16
→ gy472679:打錯= = cc3 的時候lw在cc3 不須forward 所以都為0 09/16 21:19
→ gy472679:CC4 因為load use 在stage3的是bubble pcwrite 所以都X,X 09/16 21:21
推 Bearcome:in1都是0的原因是因為 兩題前饋的來源暫存器都是rs 09/16 21:33
→ Bearcome:說錯 都是rt 09/16 21:34
推 Bearcome:rs暫存器都沒有產生前饋當然就設0囉 09/16 21:37
→ numin:不好意思,我還是不懂...想再請教一下g大,B大.. 09/16 22:29
→ numin:mux,不曉得我筆記有沒有做錯,兩個mux的1(代表rt),2(表rs) 09/16 22:32
→ numin:然後我就不懂B大說的因為前饋都是rt,然後rs沒產生就設成0是 09/16 22:35
→ numin:怎麼設的了,感謝各位耐心的講解,謝謝。 09/16 22:36
→ numin:另外想問兩個mux的差別是在哪,看了很久還是搞不懂,謝謝。 09/16 22:39
推 Bearcome:你看一下前一頁的偵測碼吧 09/16 22:49
→ gy472679:兩個MUX是用來控制 EXE stage 要送進去的alu運算的rs rt 09/16 22:49
推 Bearcome:a符合二版P455第四個偵測碼 09/16 22:52
→ Bearcome:b符合第二個偵測碼 09/16 22:52
→ gy472679:選0,0代表不用forward 0,1表示從MEM/WB 前饋rt到exe stag 09/16 22:53
→ gy472679:怎麼選 應該就是由forward unit 裡面run page27的危障偵 09/16 22:55
→ numin:請問一下,上面的mux是代表rs暫存器,下面則是rt暫存器嗎? 09/16 23:03
→ cola1230:其實你有課本 這些不是都有圖可以看嗎... 09/16 23:04
推 Bearcome:沒錯啊~ 09/16 23:04
→ numin:感謝B大,g大。 09/16 23:05
→ numin:謝謝兩位耐心的講解,我終於懂了... 09/16 23:06
→ numin:原來我的圖上面標錯,一直想說怎麼上下都有rs,rt,所以才會 09/16 23:06
→ numin:在設定時,一直設定不出來...在B大說出四和二偵測碼後,我才 09/16 23:07
→ numin:發現...感謝B大提醒。也謝謝g大,你在CC4時,解釋用到 09/16 23:08
→ numin:bubble pcwrite時,讓我更加清楚整個過程,再次謝謝兩位。 09/16 23:10
→ numin:回c大,課本前後翻了很多次還是看不懂...看現在終於知道錯在 09/16 23:10
→ numin:哪了,也謝謝你。 09/16 23:11
→ numin: 但 09/16 23:13