作者keke0421 (zrae)
看板Grad-ProbAsk
標題[理工] 計組-CLA
時間Fri Oct 19 06:59:16 2012
※ 引述《wsx02 ()》之銘言:
: 1.CLA http://ppt.cc/YUqU
: 張凡答案給1,2,4
: 其中(2)的解析是 c_16的gate delay=3+2+2+2=9
: 請問為什麼3,5是錯的?
這題看了還是不是很懂 剛好有w大討論 不過看完也覺得很奇怪
這題的題意應該不是用2-level的CLA來做 而是one-level
張凡也在自己的答案寫上
This 16 bit CLA is formed,like ripple carry adder,by "serial connecting" the
four 4-bit CLA. The delay of c16 is 3 + 2 + 2 + 2= 9 gate delay
我想問的是
為什麼要去加上3?他不是問c16嗎? 為什麼還要去把sum的delay部分加進去呢?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.169.99.3
→ BaaaSwin:我覺得題意是要問完成一個加法運算要多少時間 10/19 10:14
→ keke0421:答案會是1+2+2+2 = 7嗎? 10/19 11:57