[理工] 100交大 計組

[florenceL (佛羅倫斯)]

Assume that logic blocks needed to implement the datapath have the following
latencies: (Delays for other components are ignored. )

__________________________________________________________
I-Mem  Add  Mux  ALU  Regs  D-Mem  Sign-Ext  shift-left2
__________________________________________________________
 400   100  40   120  200   350     20        10


Compute the required delay time for each instruction and determine the minimum
cycle time of the computer.


張凡給的答案:

add:  400  +200+  40+  120+ 40+  200 = 1000

      I-Mem  Regs  Mux  ALU  Mux  Regs(WB)


我的問題1:
    為什麼 regDst這個Mux 不用考慮?
    記得好像說是因為兩條路，一個有Mux一個沒有
    可是ALuSrc這個Mux前面不是也是兩條路，一個有Mux一個沒有?但是ALuSrc這個Mux
    卻要考慮?
我的問題2:
    課本習題的這題好像不用考慮WB的時間，
    為什麼交大這一題需要考慮?






--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 118.169.235.138
→ kiwidoit:因為課本是假設register的read跟write可以在同一個cycle
→ kiwidoit:裡同時完成。可是大部分學校老師都不會考慮這個，所以會
→ kiwidoit:多加一個WB的時間。
→ kiwidoit:問題1是因為要取"最小路徑"的cycle time
→ florenceL:感謝