推 A4P8T6X9: 分離的制約了data 跟 instruction 得快取大小，而合併式 09/06 16:21
→ A4P8T6X9: 的相對較有彈性，有時候較需要讀 DATA，在分離可能就常 09/06 16:21
→ A4P8T6X9: 常要換，可是在合併可能可以壓榨一點指令的... 09/06 16:22
請問以下幾個問題:
1. split cache為什麼會讓miss rate增加?
2. combined cache為什麼miss rate比較低?
split cache是讓instruction和data可以平行存取
所以可以增加bandwidth
但是我不太能理解miss rate為什麼會增加
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.24.159
※ 文章網址: http://www.ptt.cc/bbs/Grad-ProbAsk/M.1409986044.A.CF8.html