看板 ICDESIGN 關於我們 聯絡資訊
看到大家期中考成績不太理想, 因此想說在作業三有些bonus讓大家進補一下,不過還沒跟老師說, 雖然老師不一定准,還是希望大家嘗試一下:) 1.Layout面積夠小的人會加分:) 目前看同學的表現,一個cell的Layout標準面積約在70um^2 而且由於routing沒有浪費太多的面積,因此M1符合metal density的標準. 最後DRC只會剩下6個error,而不是7個. 目前標準先定在cell面積小於80um^2都可以加10分. 如果太少人達到此標準,會考慮放寬標準,最多到100um^2. P.S:至於一個cell就超過200m^2的同學,可能會扣分(5分)XD 2.算出此作業中,理論上最小的cell面積是多少?(根據18顆MOS版本or更精簡的版本) 理論上,畫Layout分為兩大步驟:place & route place是擺設所有的MOS,route是完成繞線的動作. 目前自動Layout程式的寫法就是先place再route,簡稱"P&R" 如果place太緊密導致route有困難,就會適當的加大place的面積,再做route. (有人在place時就浪費不少面積.route之後還剩下相當多的空間.) 如果同學算出place一個cell所需要的最小面積,可以加兩分. 如果同學算出place&route一個cell所需要的最小面積,可以再加三分. (這裡的答案會和你的Layout技巧有關^^" 只要你的答案小於70um^2,即使不是最小值也可以加到一些分數) 要附上算法輔助說明:) 大家繼續加油~^^~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.17.100
phylin:我DRC錯誤只有5個?@@ 12/12 12:54
WiseWang:那可能是M2也滿足density的要求. 12/12 14:57
WiseWang:不過...感覺不會用到這麼多M2 ? 12/12 14:58
OLLEJ:5個錯誤+1 是POLY滿足要求23456五層METAL錯誤 12/12 15:34
WiseWang:原來是poly...... 12/12 17:20