推 WiseWang:嗯...那就沒問題了:) 12/17 15:48
推 dehyuga:謝啦 助教太棒了！^^ 12/17 18:42
※ 引述《WiseWang (鈍石成器)》之銘言：
: 再加兩位同學^^"
: b*****107 Layout,sp檔都是23顆MOS, LVS report卻是21顆MOS?
我交到之前的那篇LVS檔了
後來我加了兩個MOS(inverter)
我都是在工作站做
就是星期三上午你吃午飯之前罩的那位
那時後是在做3個cell的cascade，
說sp檔要用subckt的寫法才可以避免inverter的重復輸入
所以助教你可是有親眼看到我的LVS檔跑出來的啊...orz
看3個cell的lvs檔就可以看到是69("23"x3)個MOS了...
這樣就可以證明沒問題了吧XD
助教要到工作站看真相，還是我補交新的的LVS檔呢？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.7.59
※ 編輯: dehyuga 來自: 140.112.7.59 (12/17 15:43)