※ 引述《ErnestK (紀律)》之銘言：
: ※ 引述《geneliu (^^)》之銘言：
: : 我改了之後出現以下的 error....
: : Error! Module (AN2) has a `timescale directive but
: : previous modules do not [Verilog-MODTDN]
: : "lib.v", 4: module AN2(Z, A, B);
: : 請問要如何處理 >"<?
: 我也遇到這樣的Error
: 請問一下要怎麼處理呢？
: 有人會嗎？
: 明天就要交了><
我注意到了
"previous modules do not"這一個訊息
所以發現
在打 verilog lib.v mac2x2.v testbench_mac2x2.v 的時候
如果改成 verilog mac2x2.v lib.v testbench_mac2x2.v 就會出現錯誤訊息
因為在mac2x2.v中並沒有'timescale這個指令
應該是這樣吧？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.33.203